基于 VCP2 协处理器的 Viterbi 译码器实现

基于 VCP2 协处理器的 Viterbi 译码器实现

文/唐贵林  张金菊  侯小毛

针对LTE通信系统采用的卷积编码，介绍了采用TI公司多核定点 DSP 芯片 TMS320C6670 中内嵌的VCP2协处理器实现快速Viterbi译码的原理和方法，并在DSP硬件平台上对VCP2的译码性能进行了实验与分析。

【关键词】TMS320C6670 VCP2 Viterbi 译码 误码率

1 引言

卷积编码是3G和LTE等无线通信系统中广泛应用的信道编码方式，可以增强数字信号的抗干扰能力，提高通信系统的可靠性。本文介绍了一种新的快速信道译码的方案，即基于TI 公司高速多核定点 DSP 芯片 TMS320C6670中嵌入的第二代维特比译码协处理器（VCP2）实现卷积信道译码。

卷积码的 Viterbi 译码算法通过使整个码序列成为一个最大似然序列，同时利用网格图的重复性结构，减少译码所需的计算次数。TMS320C6670 中的 Viterbi 译码协处理器 VCP2 在 333MHz 时钟工作频率时能够处理 76212.2Kbps 的 AMR 语音信道，支持限制长度 K 为 5、6、7、8、9，码速率为 1/2、1/3和 1/4 的 Viterbi 译码。它使用欧氏距离衡量接收信号同分支标号之间的差异，即分支度量(Branch Metric)。考虑到对称性，对于限制长度 K，输入 n 比特，码速率 1/R 的卷积码，译码的每个时刻需要预先计算 2(R − 1)个分支度量作为输入。每个时刻均有 2(K − 1)个状态。可以通过比较进入某一状态不同路径的状态度量来决定幸存路径，并可以灵活地设置生成多项式及输出软判决或硬判决的译码结果。VCP控制寄存器负责控制整个译码过程，VCP2 通过直接存储器访问单元 EDMA3 与片内L2 存储器进行数据交换，从而和CPU 协同完成译码任务。

2 VCP2译码的实现

VCP2 的译码需要进行分支度量、数据量化、寄存器设置和数据交互等工作，本文重点介绍分支度量和详细的译码步骤。

2.1 分支度量

Viterbi 译码算法必须计算前一个状态到各个新状态的分支度量值。当采用硬判决输入时，分支度量值可用汉明距离表示。对于限制长度为 K，输入为 n 比特，码速率为 1/R 的卷积码，译码的每个时刻需要预先计算 (2R-1)个分支度量作为输入。设 r(t) 为初始符号，则针对不同编码速率R，BM算法迭代次数不同。当R=1/2 时，算法为：BM0(t)=r0(t)+r1(t)BM1(t)=r0(t)-r1(t)

2.2 译码实现步骤

（1）根据待译码数据预先计算其分支度量，写入指定的DSP缓冲区。

（2）分配 DSP 输出缓冲区，准备存储译码结果。

（3）准备 VCP2 的寄存器配置参数，放在 DSP 的内存或外存，当 VCP2 启动时由EDMA3写入VCP2内部寄存器。

（4） 设 置 EDMA3 通 道 29 参 数， 由VCPXEVT 触 发， 搬 移 VCP2 配 置 参 数 到VCP2 内部寄存器，搬移待译码数据的分支度量及量化值到 VCP 内部输入 FIFO；设置EDMA3 通道 28 参数，由 VCPREVT 触发，从 VCP2 输出 FIFO 搬移 VCP 译码结果到指定的输出缓冲区。

（5）使能 EDMA3 通道 28 和 29，使其可以响应 VCPREVT 和 VCPXEVT 同步触发事件。

（6）写“开始”命令到 VCP2 内部的命令寄存器 VCPEXE，使 VCP2 生成 VCPXEVT事件，触发 EDMA3 通道 29，搬移配置参数和待译码数据的分支度量到VCP2。

（7）VCP2 译码完成后触发 EDMA3，由EDMA3 通道 28 搬移译码结果到指定的输出缓冲区，并产生到 DSP 内核的中断；DSP 响应中断，对译码结果进行处理。

3 VCP2译码性能分析

实验产生了固定长度的 LTE 信道数据并进行卷积编码，然后进行 BPSK 调制，将已调信号加入高斯白噪声，对含噪信号进行AGC、定标和防溢出处理，计算分支度量后将待译码数据输入到 VCP2 中进行译码。最后，将译码结果与最初生成的随机序列相比较，计算其误码率。结果如图1所示。

由图 1 可见，误码率随着信噪比的提高而降低，随着数据长度的增加而减小。在有限范围内误码率始终未超过50%，且当信噪比高于 0dB 时误码率很低（< 20%），高于 1.5dB时误码率达到 数量级。通过对不同码速率在同一高斯白噪声分量的标准差 (Sigma) 的比较还可以发现码速率越大则误码率越高。

4 结束语

VCP2 作为 TMS320C6670 的协处理器，在卷积码译码性能有较大的提高。用户只需通过简单的速率适配、数据量化和参数设置就可以方便地实现高效的 Viterbi 译码，同传统硬件实现方法及软件译码算法相比具有巨大的优势。

作者单位

湖南信息学院电子信息系  湖南省长沙市 410151